assassyn
一个旨在统一硬件建模、实现与验证的新编程范式框架。
安装使用
复制下面这段提示词发给你的 AI（Claude / Cursor / TRAE / Codex / WorkBuddy 等），它会自动帮你完成安装：
帮我安装这个 AI Skill：assassyn。 它的用途是：一个旨在统一硬件建模、实现与验证的新编程范式框架。 完整的 Skill 内容见：https://321skill.com/skills/assassyn/raw/index.md 请读取该页面内容，如果是 SKILL.md 格式直接安装，如果是 README 提炼核心 prompt 后安装。
提示词包含完整的 Skill 内容链接，AI 读取后即可完成安装。你也可以 查看完整内容 确认无误。
使用示例
“帮我用 Assassyn 框架为一个简单的 RISC-V 处理器核心建立仿真模型，并生成其 Verilog 代码。” 它会引导你理解 Assassyn 的异步组件建模方式，指导你定义处理器的流水线阶段和指令集行为，并最终调用集成的 CIRCT 后端生成对应的硬件描述语言代码。或者，你可以说：“我想用 Assassyn 验证我设计的内存控制器模块是否正确。” AI 会协助你编写测试激励，并利用框架集成的 Ramulator2 和 Verilator 进行协同仿真与验证。
介绍
Assassyn 致力于解决硬件开发领域长期存在的割裂问题。传统上，硬件建模（用于仿真）、实现（生成RTL代码）和验证是三个分离且工具链不同的环节，导致开发效率低下、一致性难以保证。Assassyn 提出了一种新的异步语义编程范式，旨在通过统一的框架和语言来覆盖这三个核心环节，从而简化开发流程，减少错误。
使用 Assassyn，开发者可以在一个框架内完成从高级行为建模、到生成可综合的寄存器传输级（RTL）代码、再到进行功能验证的全过程。它提供了 Python 接口，并集成了 CIRCT（用于 Verilog 后端）、Ramulator2（用于 DRAM 建模）和 Verilator（用于 Verilog 仿真）等第三方工具。项目提供了详细的 Docker/Apptainer 虚拟机使用指南，也支持在物理机（如 Ubuntu）上通过克隆仓库、安装依赖、运行构建脚本的方式完成环境搭建。
这个框架非常适合从事计算机体系结构研究、芯片设计、硬件加速器开发的工程师和研究人员。他们可以利用 Assassyn 来快速原型化新的硬件架构，探索设计空间，并确保从模型到实现的一致性。对于希望探索新型硬件描述语言或统一硬件开发流程的学术团队来说，Assassyn 也是一个理想的研究平台。
使用建议方面，由于项目涉及复杂的工具链集成（如 CIRCT），建议初次使用者优先采用项目提供的 Docker 或 Apptainer 镜像来避免环境配置问题。在物理机上构建时，请确保有足够的内存，并考虑使用较低的并行编译任务数（-j 参数）。此外，项目仍处于发展阶段，部分功能可能不够稳定，建议用于研究或原型开发，生产环境使用需谨慎评估。
核心特点
与传统的硬件描述语言（如 Verilog/VHDL）或高级综合（HLS）工具不同，Assassyn 的核心区别在于其旨在通过统一的异步语义编程模型，无缝衔接硬件的行为仿真、RTL实现和验证流程，而非仅仅关注其中某一个环节。它更接近于一种新的硬件开发“全栈”框架，而非单一工具。
注意事项
该项目目前主要面向研究、原型开发和学术探索，对于需要成熟、稳定工具链的商业芯片量产设计流程可能尚不适用。
常见问题
Assassyn 和 Chisel/SpinalHDL 有什么区别？
Chisel/SpinalHDL 是用于生成 RTL 的硬件构造语言（基于 Scala），而 Assassyn 的目标更广，旨在提供一个统一的框架来同时覆盖硬件建模（仿真）、RTL实现和验证，使用其自有的异步语义编程范式。
需要什么基础才能使用 Assassyn？
需要具备计算机体系结构基础知识，熟悉硬件设计概念（如流水线、状态机），并有一定的 Python 编程能力。了解 Verilog 和硬件仿真流程更有帮助。
给 AI 助手的安装指引
如果你的 AI 编程助手（Claude Code、Cursor、TRAE 等）能看到这个页面，把下面这段发给它即可自动完成安装：
请访问 https://321skill.com/skills/assassyn/raw/index.md 读取 assassyn 的原始 Skill 定义（Markdown 格式），按其中说明在我的环境里完成安装和配置。
AI 可直接读取的原始 Markdown 地址：/skills/assassyn/raw/index.md（查看排版版本）